Top SU submission

first entry
64 : 2909.095
70 : 2916.704
80 : 3076.955
90 : 3214.286
100 : 2941.216
150 : 3191.529
200 : 3448.275
300 : 3564.881
400 : 3588.602
500 : 3717.626
700 : 3698.121
900 : 3727.707
1100 : 3748.951
1300 : 3760.787
1518 : 3746.159

Last entry
64 : 2666.672
70 : 2800.035
80 : 3076.958
90 : 3214.285
100 : 2941.216
150 : 3191.529
200 : 3448.276
300 : 3529.438
400 : 3587.871
500 : 3715.692
700 : 3698.57
900 : 3727.55
1100 : 3749.251
1300 : 3760.816
1518 : 3745.98

Lines of Verilog: 1520


  Number of occupied Slices:       16,783 out of  23,616   71%

  Number used as a route-thru:      1,980